下载

• 优化列编辑使用体验
• 基础功能全面放开

• 格式化：位宽列自动细化对齐——同一组位宽内左 [、右 ] 按列对齐、冒号 : 按列对齐、两侧数字右对齐，位宽段右侧不留整列空格；单值位宽 [7] 保持原样，多维数组只对齐第一维，表达式位宽按文本宽度参与，参数块同样生效
• 标签栏溢出滚动：文件超过标签栏可显示宽度时，鼠标悬停标签栏滚动滚轮即可左右翻动标签（编辑区不受影响）；新打开 / 切换 / 关闭标签后，活动标签自动滚到可见位置；标签未溢出时行为与原来完全一致
• 文件树 .f 文件集可双击打开：双击 .f 节点在编辑区打开该文件本身，内容可编辑、可保存
• 防重复打开：同一个文件无论从哪个入口打开（文件夹 / 文件树 / Vivado / 命令行 / 最近文件），都只保留一个标签，重复打开自动切换到已有标签；路径写法不同（正反斜杠、相对绝对）也能识别为同一文件
• 修复：V1.40的iverilog 路径设置失效已修复；文件在右窗打开后，再从文件树双击它或 lint / 跨文件跳转定位，不再被切到输出标签、定位高亮不再画到输出文本上

• 格式化：多列对齐自动吸附 Tab 落点——端口、参数、声明、例化各列起点自动落在 4 的倍数列（Tab 键落点），分号 / 逗号 / 行尾注释列也参与吸附，格式化后按 Tab 即可精确对齐
• 预处理指令高亮：`ifdef / `define / `include 等指令以品红色独立高亮；条件编译无效块整体深绿显示（未定义分支当作块注释，lint 不再重复统计），新增"条件编译未闭合"检查
• 编辑保存提示：任何修改（打字、加空格、注释切换）保存按钮立即变橙色、标签出现 ●，恢复原样自动复位；`define 注释 / 取消注释后保存，条件编译高亮即时刷新
• 修复：拖文件进编辑区不再卡死；括号自动补全、模板鼠标点选插入恢复；lint 误报大幅减少（K7TestDDR3 从 50 条降到 7 条真实警告）；注释掉的预处理指令按注释色显示

• filelist（.f）文件清单：把工程清单文件拖到文件树任意位置，自动解析清单内的源文件并加入工程（上限 2000 个）；Verilog / SystemVerilog 头文件（.vh / .svh）也可拖入作为独立文件显示；清单中缺失的文件显示红色加问号——被例化的挂在模块树下，未被例化的挂在独立文件区
• 文件树 IP / XPM 识别：clk_wiz_、ila_、vio_、xpm_ 开头的例化自动识别为官方 IP / XPM（绿色小圆点，不报红、不显示问号）；双击文件树节点只打开文件、不再折叠展开；文件树与编辑区支持 Shift + 滚轮横向滚动；右键可一键显示 / 隐藏未定义模块
• 列编辑增强：Alt 拖选一列后，右键可直接生成递增、递减、翻转的数字序列（保持原宽度、自动补零），支持整列转大写 / 转小写，复制粘贴在列编辑下同样可用
• 行操作快捷键：向上复制当前行 / 选中块、向下复制、与上下行整体交换位置、删除当前行（多行选区整体生效）
• 用户自定义组件：常用代码块可以保存为自己的模板组件（页标签右键保存整个文件，或选中代码块右键保存选中部分），用触发词随时调出，与内置模板使用方式完全一致
• 文件树性能优化：构建与信号追踪全面提速（编码检测缓存、路径索引、绘制缓存），支持加载更多文件；超过 2000 个文件时状态栏提示，不阻止继续使用
• 修复：Lint 误报（无尺寸数字字面量、紧贴位宽写法、generate 互斥分支）；带参数模块的例化与 testbench 生成语法修正；亮色主题下 Lint 提示文字更清晰

• VHDL 语法高亮：支持 .vhd / .vhdl 文件语法高亮与 -- 注释识别，关键词配色与 Verilog 保持一致，调整 Verilog 关键词颜色时 VHDL 自动同步生效
• 文件树多选：按住 Shift 首尾点选可一次选中连续多个文件（按面板显示顺序），Ctrl 点击可增选 / 减选；批量移出（连同文件夹子文件）前弹确认框
• 文件内信号查找（F3 / F4）：光标停在信号上按 F3 向上、F4 向下循环查找同名信号，全词匹配、忽略大小写，注释与字符串内不查找
• 代码模板扩充至 26 个：Verilog 13 个 + SystemVerilog 13 个；插入菜单 / 编辑区右键 / 输入 v#、sv# 自动补全三个入口统一，菜单按 v# 组、sv# 组分上下两栏显示
• 活动标签更醒目：当前打开的文件标签使用独立配色（背景更亮 + 柔和绿色文字），有未保存改动时文字变黄；主题设置新增「标签活动文字」颜色项可自行调整
• FPGA 厂商切换优化：切换到未配置型号数据的厂商时，型号下拉为空、不再残留其他厂商的型号，菜单操作不再卡顿

• 新增用户可自行设置 Xilinx FPGA 型号的管脚信息文件
• 优化列编辑操作体验

• 修复：文件拖到文件树面板任意位置都进树（含标题条区域）；主题面板选中与实际生效主题保持一致

• 新功能：新增支持 Verilog-1995 标准代码的例化和格式化功能

• 新功能：Shift + 点击横向跳转；记忆浏览位置（切换标签 / 回文件恢复到上次浏览行）
• 修复：横向跳转无效根治；鼠标块选；跳转蓝底；高亮偏移；文件树闪烁；[N] 两位数裁剪；启动即退
• 信号追溯增强：跨层换名透传 + 输出源粗箭头 + 短横线 + 双色箭头语义

• 新功能：独立计算器（三码 / 竖式 / 进制切换）；文件夹拖放
• 修复：双击闪退；Lint 跳转；跳转蓝底；顶层图标
• 跳转与信号体系：Ctrl/Alt 跨文件跳转；箭头颜色语义；标签 ↔ 文件树联动高亮

行号栏智能扩展

• 超过 999 行后行号栏自动加宽一位，不再出现显示不全（999 → 1000 自动扩展）

右侧编辑器行号

• 修复右侧编辑器行号一直不显示的问题
• 设置菜单新增「右窗行号」开关，可随时开 / 关
• 默认开启，重启后保持上次选择

计算器 / 进制转换输出自适应居中

• 输出按右窗面板实际宽度自动计算居中缩进
• 手动调窄面板后，缩进自动收窄，计算结果不再被遮挡
• 面板足够宽时恢复居中显示

颜色与主题

• 颜色集中配置：Verilog 关键词 5 组独立配色，XDC 关键词 7 项配色，界面主题色 17 项，全部支持单独调色 + 实时预览，配色可导入/导出
• 主题管理：内置四套主题（默认/亮色/暗色/清新），支持自定义主题保存、应用、删除
• 工具栏、菜单栏、状态栏整体跟随主题切换配色

界面优化

• 菜单栏去 emoji 纯文字 + 快捷键右对齐，支持 Alt+F/E/I/T/V/S/H 助记符
• 工具栏 5 个图标换新，按钮悬停变绿、按下变深橙
• 文件树节点字号可调（9/10/11/12 pt），例化名显示开关
• 编辑区右键菜单去 emoji，公共组件子菜单移至顶部

新增功能

• 跨文件定义跳转：Ctrl+点击向前跳父文件，Alt+点击向后跳子文件，支持横向跳转和转到定义
• 代码模板·公共组件：输入 v# / sv# 触发词自动弹出候选，内置 14 个模板（module、always、always_ff、计数器等），支持用户自定义
• Testbench 生成增强：默认新标签页打开，时钟周期自动提取，区分高低有效复位，自动生成参数覆盖、波形 dump、激励骨架
• 设计文档导出：文件树右键导出模块总览 + 例化层次 + 端口表，输出 Markdown 格式
• 端口列表导出：三个入口统一（菜单/文件树右键/编辑区右键），输出信号名、方向、位宽、说明

修复

• 暗色主题 Ctrl+A 全选白底看不清 → 改用官方选区颜色消息号 + 半透明 alpha
• 亮色主题下活动标签白字不可见、非活动标签 hover 色过暗
• 启动时编辑区黑色/白色闪烁 → 首帧颜色逐层统一
• 标题栏高度与右侧标签栏齐平

• 信号状态栏新增信号类型+位宽显示（如 input 8bit、reg 1bit）
• 标题栏路径跟随光标在左右编辑窗切换
• Ctrl+D 复制行到下一行并对齐
• 未保存文件标签立即变金黄，保存按钮智能高亮（当前/其他/全部有改动自动提示）
• 启动默认最大化

• 修复若干稳定性问题

• 信号追踪颜色分级：孤立信号红色提示，正常信号绿色
• 编辑区右键新增"插入分割线"（双线/单线）
• 标签页右键新增"关闭左侧/关闭右侧"
• Lint 结果对齐优化（冒号对齐、行号补零）

• Verilog/SystemVerilog 编辑器：语法高亮、多标签、左右分栏、信号追踪（跨文件）、行号、括号配对
• 代码格式化（高性能文本格式化引擎）
• Lint 检查：iverilog 语法检查 + 程序化多规则检查（未使用信号、位宽不匹配、重复定义、孤立信号等，支持 SystemVerilog）
• 管脚约束：XDC 生成与高亮，支持多器件厂商，器件库内嵌+可扩展
• 层次树：模块层级与例化关系浏览